# (19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

### (11)特許出顧公開番号

# 特開平8-274336

(43)公開日 平成8年(1996)10月18日

(51) Int.Cl.4

庁内整理書号 識別記号

FΙ

技術表示箇所

H01L 29/786

H01L 29/78

617L

617K

#### 審査請求 未請求 請求項の数3 〇L (全 6 頁)

(21)出票番号

特顯平7-72675

(22)出版日

平成7年(1995) 3月30日

(71)出版人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 上本 勉

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 平松 雅人

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 井理士 則近 憲佑


#### (54) 【発明の名称】 多結晶半導体薄膜トランジスタ及びその製造方法

#### (57)【要約】

(修正有)

【目的】電流ドライブ能力が高く素子サイズが小さくい LDD構造を持った薄膜半導体電解効果トランジスタを 工程数をあまり増やすこと無く供給する。

【構成】多結晶シリコンよりなる半導体層3をチャネル 領域よりなるコプラーナ型MIS型薄膜トランジスタに おいて、ゲート電極42がゲート酸化膜2に接触部近傍 の面積が反対側より大きい張りだし構造を有し、対面す る多結晶シリコン層3にソース・ドレインと同じ伝導型 決定不純物がソースドレインより薄く添加されている。



## 【特許請求の範囲】

【請求項1】表面が絶縁性の基板と、この基板とに形成されチャネル領域が内部に形成される多結晶半導体層と、この多結晶半導体層上に形成されるゲート地縁膜と、このゲート絶縁膜上に形成されるゲート電極と、前記多結晶半導体層の両側に接して或いは内部に形成されるゲース・ドレイン領域とを備えた多結晶半導体薄膜トランファクにおいて、前記ケート電極が前記ゲートを限に近い側に形成された第1のゲート金属層と、この増した形成され前記第1のゲート金属層とに形成され前記第1のゲート金属層とに比いてゲート長方向が短い第2のゲート金属層から成ることを特徴とする多結晶半導体薄膜トランジスタ。

【請求項2】表面が絶縁性の基板と、この基板上に形成されキャネル領域が内部に形成される多結晶半導体層と この多結晶半導体層上に形成されるゲート電極と、前記多結晶半導体層の内部或いは両側に接して形成されるゲース・ドレイン領域とを備えた多結晶半導体薄膜トランジスタにおいて、前記ゲート電極が前記ゲート酸化膜に近い側で掲が広がった形状でありこの裾が前記基板表面との成す角度が20度以下であることを特徴とする多結晶半導体薄膜トランジスタ。

【請求項3】表面が絶縁性の基板上に多結晶半導体層を 形成する工程と、この多結晶半導体層上にデート絶縁膜 を形成する工程と、このゲート絶縁膜上に前記ゲート機 化膜に近い側に第1のゲート金属層を形成する工程と、 この第1のゲート金属層上に形成され前記第1のゲート 金属層に比ってゲート長方向が短い第2のゲート金属層 を形成する工程と、前記第1及び第2のゲート金属層上 から不純物柱入を行なって前記多結晶半導体層にソース ・ドレイン領域を形成する工程とを具備することを特徴 とする多結晶半導体薄膜トランジスタの製造方法。

## 【発明の詳細な説明】

[2001]

【産業上の利用分野】本発明は多結晶半導体薄膜トランジスタに関する。

#### [0002]

【逆来の技術】薄膜トランジスタ(TFT)は大面積か で確立の材質の基板に形成できるため多方面の応用が期 待されている。今日もっとも大きな応用分野としては液 晶表示素子におけるスペッチング素子として応用されている。現在、実用化されている下FTは非晶質シリコンは移動度が低い を用いたものであるが、非晶質シリコンは移動度が低い ここたの大電流をスイッチングができないなどの問題 点がある。これを解決する手段として、多結晶シリコンを をチャネルに用いて下FTを作製する試みがなどの問題が をチャネルに用いて下FTを作製する試みがなどれている。 にいたの電界集中によるリース電流が発生しやすくこの のため画素スイッチング用に使用するには、ドレインの 一部に低濃度の不純物層を形成した1,10万構造を用いて、電界集中を避けてリード電流を減らさなければなるない。

【のつり3】 使来のこのLDD構造を製造工程順に示した。が回るである、まず初めに、ガラス基板!上に多結晶、コン膜を形成し、これを島地に加工し、この上に版下ショコングゲート他縁膜43を形成する。この後、M、Tはのゲート電極45を、PBP レシストの所定のからませた後、下要部を除去してレジストの下スクを形成し、このレジストマフェとからエーチングしてレンストドの層を加工する)工程により、パワーン形成する。しかる後、このゲート電極45をマスプにしてイオン注入を行い低濃度領域46」、47」を形成する(図5・1))。

 $\{00004\}$  その後2回目のPEPを行って、ゲートより大きめのバターンを酸化シリコン膜40で形成する。その後、このバターンをマスクにして、Fのイゴン在入を行ってソース・ドレイン領域となる高濃度領域48、49を形成すると共にLDD領域46 $_2$ 、47 $_2$ も形成する:図5(b)。

【0005】最後に、全面に形成した表面保護膜の高濃度領域48、49上に開口部を設け、この開口部にAIのソース・ドレイン電極を形成して薄膜トランジスタが完成する(図5円c)。

【0006】この方法ではLDD領域46g、47gの形成できる最小十法は2回のマスク合わせの精度によって決まる。現状では合わせ精度ではLDD領域の幅は2μm以下にすることは難して、また、ガラス基板上に作製するときはプロセス途中での基板の収縮を考えると、LDD領域の幅は4μm程度にしかすることはできない。従って、LDD領域46g、47gか、大きくなり、抵抗成分として無視できない。このためでけな電流ドライブ能力を得ることができなかった。またLDD領域46g、47gを小さくする事かできない以上素子サイブを小さくすることも困難であった。

#### {0007}

【発明が解決しようとする課題】以上説明した様に従来の多結晶シリコンを用いたLDD構造TFTではLDD領域の幅を最適なものにすることは不可能であった。このため、従来の素子はサイブが大きく、また電流にドライブ能力の下足したものであった。

(0008) 本発明は上記問題点に鑑みなされたもので、電極構造を変えることにより、ドラ・デ能力の向上 と基子サイズの小形化を図った多結晶も導体薄膜トランジアタの提供を目的とする。

#### [0009]

【課題を解決するための手段】請求項1に係る発明は、 表面が絶縁性の基板と、この基板上に形成されチェネル 領域が内部に形成される多結晶中導体層と、この多結晶 半導体層上に形成されるゲート絶縁膜と、このゲート絶

[00:5]

練膜上に形成されるゲート電極と、前記多結晶半導体層 の両側に接して或いは内部に形成されるソース・ドレイ )領域とを備えた多結晶半導体薄膜トランジスタにおい て、前記ゲート電極が前記ゲート酸化膜に近い側に形成 された第1のゲート金属層と、この第1のゲート金属層 たに形成され前記第1のゲート金属層に比ってゲート金 方向が短い第2のゲート金属層のら成ることを特徴とす る多結晶半導体薄膜トランジスタを提供するものであ る。

【0010】請求項2に係る発明は、表面が絶縁性の基板と、この基板上に形成されチャネル領域が内部に形成される多結晶半導体層と、この多結晶半導体層上に形成されるゲート絶縁膜と、このゲート絶縁膜上に形成されるゲート電極と、前記多結晶半導体層の内部或いは両側に接して形成されるソース・ドレイン領域とを備えた多結晶半導体薄膜トランジスタにおいて、前記ゲート電板が前記が一ト酸化膜に近い側で裾が広がった形状でありこの裾が前記基板表面との成す角度が20度以下であることを特徴とする多結晶半導体薄膜トランジスタを提供するものである。

【0011】請求項3に係る発明は、表面が絶縁性の基板上に多結晶半導体層を形成する工程と、この多結晶半導体層を形成する工程と、この多結晶半導体層上にデート絶縁膜を形成する工程と、このデート金属層を形成する工程と、この第1のゲート金属層上に前記第1のゲート金属層に比べてゲート長方向が短され前記第1のゲート金属層を形成する工程と、前記第1及び第2のゲート金属層上から不純物注入を行なって前記多結晶半導体層にソース・ドレイン領域を形成する工程とを見備することを特徴とする多結晶半導体薄膜トランシスタの製造方法を提供するものである。

【0012】ここで前記ゲート電極は2層以上の伝導体より形成され、前記ゲート絶縁膜から近い順に低抵抗であることが素子速度向上の点から望ましい。また、多結晶半導体は多結晶シリコンであることが、素子特性の信頼性の面から良い。

【0013】また、ゲート電極の裾は、基板表面との成 す角度が20度以下であることがリード電流低減の点か ミ望まして、またゲート電極の裾或いは第1のゲート金 属層の第2のゲート金属層からのゲート長方向での出っ 帳りは、0 2±m以上であることが低リーケ電流の点 から望ましい。

【1001.4】さらに、多結晶半導体層は、前記ゲート電 順下の不純物が多結晶半導体薄膜トラージスタのソース ・ドレイン領域と同じ伝導型決定不純物であり、かつソース・トレイン領域の不純物濃度と比って1桁以上少な 一環度であることが良好な特性のしDD構造を得る点か と望ましい。

[9015]

【作用】上記構成により、第1のゲート金属層の第2の

ゲートを属層がエコゲート長方向での出っ扱り或いはゲートを属層がエコゲート長方向の長さが従来構造に比べて短い低く純物濃度質が呼吸される。 従一て、この低不純物濃度質が短いために低抵抗のLD り構造が正確に形成されることになり、トライブ能力の向出と素子サイブにい形化を図った多時間半導体薄膜トラーディタを提供することができる。

【実施例】本発明の詳細を実施例を用いて説明する。 (実施例): 本発明の実施例(を図1、図2に示した製造工程順の断面図によって説明する。

【001.7】先ず、石英基板(を用い、この基板)上にCVD法で非晶質S  $_1$  層を形成する。その後、6000でアニールを20時間行い、500m厚の多結晶S  $_1$  層  $_2$  を形成する。ここでは図示しないが、この多結晶S  $_1$  層  $_2$  を他の多結晶S  $_1$  層  $_3$  を他の多結晶S  $_1$  層  $_4$  を他の多結晶S  $_4$  層がら石英基板  $_4$  上で電気的に分離するために島状に加工した後、常圧にVD法でS  $_4$  0  $_4$  例  $_4$  を  $_4$  を  $_4$  で  $_4$  で  $_4$  で  $_4$  を  $_4$  で  $_4$ 

【10018】その後、酸素とファ化物のガスを用いたR 18法でゲート運輸材料をエッチングして、タングステン層42、モリブデン層52を形成する。このとき、酸素の比率をまず低くして、まずシジストド」と同し幅に近い条件でエッチングする(図1・15))。

【ロロ19】その後、酸素濃度を上げてレジスト的。も エッチ。プされる様な条件でエッチ』でを続けるヒレジ スト幅が後退し、さらに、レジストng 直下の金属 5g もエッチングされる様になる。ピート電極は、これで完 成としてもよいが、さらにエッチ、どを続けて明確に裾 が広がった形状にすることもできる(図して))。 【ロり20】つまり、ガスを切り替えて、下層の金属が エッチングされない条件でさらに止層の金属をエッチン ガする。その後レジストを除去することでゲートが上層 の金属54が下層の金属4点より狭い構造を有してい る。この様にして、第1のゲート金属としてのタングス テ、層4%、及びこのタンプステ、層4%に対してゲー ト長方向で短い第2のゲート金属層としてのモリブデン 層 5 4 が形成されることとなる。この場合はゲート電極 をご段の階段状と称することもできる。図1 (4) ) 【の031】その後、マス分離をしないです) 注入装置 (オナントービング装置) できずす! をしいりないいで 3 · 1 i) <sup>13</sup> · c m<sup>2</sup> の条件で・す。注入を行って低不純 物濃度層が、7. を形成する「同じ」な

【 0 0 2 2 】 その後 5 0 k a V T ( \* 1 \* 1) \* \* 1 c m² \* 4 す。注入を行って、高下純物濃度のソース・フェイン領域 8 、9 を形成すると中に低下純物濃度 6 9 。 7 9 の (図 2 (b))。

【0004】この後、国団しないが、全面にバッシベー ション膜などを形成して薄膜電解効果トランジスタを定 成させる。図3は上記具施例の薄膜電解効果トランジス カンゲート運圧とドレイン電流の関係(実験で示した) を調べたもので、比較のために図るに同じた従来型のし DD 構造の薄膜電解効果トランジスタのゲート電圧とド フィン電流の関係 (破線で示した) を示したものであ る、この図から明らかなように、本実施例のTFTは使 来のTFT上比べてのN電流を向上させる事ができる。 【(1)125】このように、本発明を使用することによ の、電流ドライブ能力の高い薄膜電解効果トランジスタ を作製することができるようになった。また、ゲート電 横に自己整合して低下純物濃度層が呼吸されるためPE F工程によるマスフずれがなくなり、薄膜電解効果トラ シジスタの特性を安定させることができ、歩留まりが高 1なった。また、絶縁基板上に画素電極、画素電極のス イッチング用TFT、駆動回路などを集積形成して得る れる液晶表示装置の駆動回路様のTPTに応用する場 合、従来法では駆動回路と画素スイッチでは薄膜電解が 果トランジスタの構成が変わり非常に複雑になったが、 **本方法では同じ構造にすることができ、回路設計上非常** に染になった。また、画素スイッチング様のMIS型電 解効果トランシスタの電流ドライブ能力が高くなり、ト ランジアタの絶縁性基板上に占める占有面積を小さくす ることがてきる。これは例えば従来型の薄膜電解効果ト ランジスタの占有面積が10×10gm。口であったの を、本実施例のトランジスタでは7・10 um。口にす ることがてき、素子サイズの小形化を図ることができる 上井に、またリーフ電流が少なくなることで補助容量を 低減することができ、開口率を高くすることが可能とな

(実施例2) 図4は本発明の実施例2を示す薄膜電解効果トランジスタの断面図である。本方法では金属層からデート電極をエッチング形成する際、エッチング影響を発展したり、一度で本発明のピート電極形状を作製できる様にしたものである。この実施例1でもその側面である。この実施例2の場合、ゲート電極があるの側面は全体製造の場合を持ちがより、ゲート電極の場のゲート長が向でし、2ヵmよの側がサート長が向でり、2ヵmよのはゲート長が向でり、2ヵmよのはゲート長が向でり、2ヵmよのはゲート長が向でり、2ヵmよのはゲート長が向でり、2ヵmよのはゲート長が付け、2ヵmよのはゲート最近の場合に対して20度以下のよりはデート最近のようは大きに対して20度以下の単独はである。これは以下の中側面は傾斜する。これは以下の上のでは近点では、ボート側面は傾斜する。これは以下の上の大きな形式では、ボートの加速電圧をある。これによっており、基板1に対し、このような形式では、ボートの加速電圧を

変えてもしDD領域はほとんど形成されず、従って M 1 Sの運方向。一クも減らなかった、発明者等の実験では後中出し部の長さが0、5元m、0、3元mの場合、 基板上の角度 S 復て作製したとき最もM 1 S トランプスクは特性の良いものができた。電気的特性が改善さ極しむ自領域が形成されるためには、ゲート電極の名はでは、ケート電極のはできたの間はでは、ケート電極の関連では、1 で最近に対して、よって角度を以びで、1 でより出し部分の長さが0、3元mの内医り行程でしDD構造が作製できることがわかった。 医板との角度が0度で、仮り出し部分が0、5元mの時が実施例1とまったく同様の効果を得た。

【1)0116】 本発明は、上記実施例に限定されるものではなべ、その趣旨を種々変形して実施することができる。本発明の上述した実施例において、ゲート絶縁膜に近い部分の伝導層を多結晶シリコンとし、ゲート絶縁膜から遠い部分をタングステン、モリゴデン、クロム、チタン、白金、パナジウム、ニッケコ、アルミニウム、銅、金、銀、パラジウム、ニオブ、タンクルなどの金属としたものである。この場合、チャネルと、酸化膜に接しているゲート電極が同じ材料であり、物質の仕事関数差によるMISトランドフタの関値が変化するのを防ぐことができる。

【9027】また、上述した実施例のゲート電極にタンプステン、モューデン、クロム、チタン、印金、パナジウム、ニーケル、アリミニウム、鋼、金、銀、ペラジウム、ニオブ、タンタリなどの金属の相互の金属間の合金または金属間化合物、またはこれらの金属または合金にペリリウム、マグネシウム、カルンウム、亜鉛、カドミウム、水銀子の他の元素を微量に添加したものを組み合わせて使用することができる。この様な合金や微量の不純物を含んた金属は組成比で容易にエーチング速度を変更することができば発明の様な形状を作製できるので好ましい。

【0028】多結晶半導体層はシリコ、に限定されるものではなく、他の1V族半導体、化合物半導体例えば、3+Gが、3+G等であっても良い。また上記実施例ではチャマルには不純物添加を行わなかったが、チャマルトンドトビンドを行ってP型或いはN型の電解効果トランプスクにしても本発明の主旨を逸脱するものではない。

【0019】また、表面が絶縁性に基板は、ガラア基板に限るものではなく、50~基板などの表面が絶縁性である基板なら良い。その他種々変形して使用することができる。

[0030]

【発明の効果】本発明を用いることにより、ドライブ能力の向比と素子サイスの小形化を図った多端晶半導体薄膜トランジスタを提供することができる。

## 【図面の簡単な説明】

【図1】本発明の実施例1に係わるMIS型TFTトランジスタの断面図

【図2】 本発明の実施例 1 に係わるM I S型TFTトラ シジスタの断面図

【図3】本発明の実施例1に至わるMIS型TFTトランジスタを説明する図

【図4】本発明の実施例2に係わるMIS型TFTトランジスクの断面図

【図 5】 従来法のLDD構造を有するMIS型TFTトランジスタの断面図

【符号の説明】

1 絶縁性基板

2 ゲート絶縁膜

3 無添加多結晶シリコン層

4 第1万ピート金属層

5 第じのゲート金属層

ら、7低濃度下純物添加した多結晶ントコン腎

8.9高濃度不純物添加した多結晶シニコン腎


10 ソース電極

11 ドレイン電極


14 絶縁膜


16 レレスト層

[31]




【図2】







[図寸]







# 【図5】



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成13年9月7日(2001、9、7)

【公開番号】特開平8-274336

【公開日】平成8年10月18日(1996.10.18)

【年通号数】公開特許公報8-2744

【出願番号】特願平7-72675

【国際特許分類第7版】

HOIL 29/786

[FI]

H01L 29/78 617 L

617 K

#### 【手続補正書】

【提出日】平成12年10月27日(2000 10. 27.

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項2】 表面が絶縁性の基板と、この基板上に形成されチャネル領域が内部に形成される多結晶半導体層と、この多結晶半導体層上に形成されるゲート電極と、前記多結晶半導体層の内部或いは両側に接して形成されるノーエ・ドレイン領域とを備えた多結晶半導体薄膜トランジェマにおいて、前記ゲート電極が前記ゲート絶縁膜に近い側で裾が広がった形状でありこの理点前記基板表面と示成す角度が20度以下であることを特徴とする多結晶半導体薄膜トランジェタ

属層を形成する工程と、前記第1及び第2のゲート金属 層上から不純物注入を行なって前記多結晶半導体層にソ ース・ドレイン領域を形成する工程とを具備することを 特徴とする多結晶半導体薄膜トランジスタの製造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 3

【補正方法】変更

【補正內容】

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 5

【補正方法】変更

【補正内容】

【(0,0,0,5】最後に、全面に形成した表面保護膜 $\frac{44}{2}$ の高濃度領域 48、49 上に開口部を設け、この開口部にA1のソース・ドレイン電極を形成して薄膜トランジスタが完成する(図5((0,0,0))。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 9

【補正方法】変更

【補正内容】

[0009]

【課題を解決するための手段】請求項1に係る発明は、表面が絶縁性の基板と、この基板上に形成されチャネル領域が内部に形成される多結晶半導体層と、このゲート絶縁膜とに形成されるゲート絶縁膜と、このゲート絶縁膜とに形成されるゲート絶縁に新記多結晶半導体層の両側に接して或いは内部に形成されるソース・ドおいて、前記ゲート電極が前記ゲート絶縁膜に近い側に形成された第1のゲート金属層と、この第1のゲート金属層とに形成され前記第1のゲート金属層に比べてゲートを属層に比べてゲート金属層に比べてゲート金属層を表れが観い第2のゲート金属層に比べてゲート金属層を表れた第1のゲート金属層に比べてゲート金属層を表れた第2のゲート金属層に比べてゲート金属層を表れた第2のゲート金属層があることを特徴とする多結晶半導体薄膜トランジスタを提供するものである。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0 () 1 ()

【補正方法】変更

【補正內容】

【0010】請求項2に係る発明は、表面が絶縁性の基板と、この基板上に形成されチャネル領域が内部に形成される多結晶半導体層と、この多結晶半導体層上に形成されるゲート絶縁膜と、このゲート絶縁膜上に形成されるゲート電極と、前記多結晶半導体層の内部或いは両側に接して形成されるソース・ドレイン領域とを備えた多結晶半導体薄膜トランジスタにおいて、前記ゲート電極が前記ゲート<del>絶縁</del>膜に近い側で据が広がった形状でありこの裾上前記基板表面との成す角度が20度以下であることを特徴とする多結晶半導体薄膜トランジスタを提供するものである。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】变更

【補正內容】

【0011】請求項3に係る発明は、表面が絶縁性の基板上に多結晶半導体層を形成する工程と、この多結晶半導体層を形成する工程と、この多結晶半導体層上にゲート絶縁膜を形成する工程と、このゲート金属層を形成する工程と、この第1のゲート金属層上に形成され前記第1のゲート金属層に比べてゲート長方向が短い第2のゲート金属層を形成する工程と、前記第1及び第2のゲート金属層上から下純物注入を行なって前記多結晶半導体層にソーフ・ドレイン領域を形成する工程上を具備することを特徴とする多結晶半導体薄膜トランフスタン製造方法を提供するものである。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】〇〇1丁

【補正方法】変更

【補正内容】

【①)17】先ず、石英基板上を用い、この基板上上にCVD法で非晶質S:管を形成する。その後、600℃でアニー(を20時間行い、500m遅の多端晶S:管2を他の多端晶S:管から石英基板上上で運気的に分離するために島状に加工した後、常田CVL法でS102層3を700m形成する。その後、ゲート電板材料としてタングステ、管41を200m、モリブデン層51を1000m形成する。その後ゲート電極として残すべきところにレジスト上の1を被着しておく(図1

(a.),

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0018

【補正方法】変更

【補正内容】

【0.0.1.8】 その後、酸素とロッ化物のガスを用いた R I E 法でゲート電極材料をエッチングして、タングステン層 42、モリブデン層 52を形成する。このとき、酸素の比率をまず低くして、まずレジスト1.61と同じ幅に近い条件でエッチングする(図1.(b))。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】()()19

【補正方法】変更

【補正内容】

【0019】その後、酸素濃度を上げてレシスト<u>1</u>6<sub>1</sub>もエッチングされる様な条件でエッチングを続けるとレジスト幅が後退し、さらに、レジスト<u>1</u>6<sub>2</sub>直下の金属 5<sub>3</sub>もエッチングされる様になる。ゲート電極は、これで完成としてもよいが、さらにエッチングを続けて明確に裾が広がった形状にすることもできる(図1

(c) · =

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】符号の説明

【補正方法】変更

【補正内容】

【符号の説明】

- 1 絶縁性基板
- 無添加多結晶シリコン層
- 3 デート絶縁膜
- 4 第1のゲート金属層
- 5 第2チゲート金属層
- 6.7 低濃度子純物添加した多結晶ショコン層
- 8、9 高濃度子純物添加した多結晶シーニン層
- 10 ノース電板
- 11 トレイン電極
- 16 レジスト層

【手続補正11】 【補正対象書類名】図面 【補正対象項目名】図1 【補正方法】変更 【補正内容】 【図1】

